

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 59-028363

(43)Date of publication of application : 15.02.1984

(51)Int.Cl.

H01L 23/12

H01L 23/02

(21)Application number : 57-139011

(71)Applicant : NEC CORP

(22)Date of filing : 10.08.1982


(72)Inventor : OUCHI MASAHIRO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To obtain the package for an amplifier of stable high gain wide band by a method wherein a means of preventing the coupling between input and output terminals is provided inside an IC package.

CONSTITUTION: The assembly accuracy is improved by providing a shield plate 17 in the lower part of the cap 16 of the package and inserting it into grooves 12 and 20 of the main body. A metallic layer 15 for airtightly sealing the cap is provided in the upper surface 19 of the main body and connected to a lead wire 18. A grounding pad 24 for the IC chip is connected to the grounding lead 18 via a stitch. Therefore, when the cap is airtightly sealed to the main body, the shield plate 17 occupies the position 23 and exhibits its effect; the coupling between junction wires between input and output is eliminated inside the IC, and then the unstable actions such as oscillation do not generate.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑬ 日本国特許庁 (JP)

⑭ 特許出願公開

⑫ 公開特許公報 (A)

昭59—28363

⑮ Int. Cl.³
H 01 L 23/12
23/02

識別記号

庁内整理番号
7357—5F
7738—5F

⑯ 公開 昭和59年(1984)2月15日

発明の数 1
審査請求 未請求

(全 4 頁)

⑭ 半導体集積回路装置

東京都港区芝五丁目33番1号日
本電気株式会社内

⑰ 特 願 昭57—139011

⑰ 出 願 人 日本電気株式会社

⑱ 出 願 昭57(1982)8月10日

東京都港区芝5丁目33番1号

⑲ 発 明 者 大内雅弘

⑲ 代 理 人 弁理士 内原晋

明 細 書

1. 発明の名称

半導体集積回路装置

本発明は、半導体集積回路装置(以下I/Oと称す)のパッケージに関し、特に集積回路の端子間のカップリングを小さくするI/Oパッケージに関する。

(2) 従来技術の説明

I/Oパッケージに実装された高利得の増幅器をプリント板等を実装する場合、入力端子と出力端子間のカップリングによる発振防止のための実装技術は、種々試みられている。

一例として第1図に示す様にI/O3をプリント板1に実装する時、入力端子2と出力端子5間にGND領域4を設け、入出力間のカップリングを防止する方法がある。また、第2図に示す様にI/O8をプリント板6に実装する時、入力端子7と出力端子10間に、GND領域に接続されたシールド板9を立ててシールド効果を高める方法もある。これらの方法により、I/Oパッケージ外部でのカップリングはある程度防止できる。しかし、近年単体トランジスタの性能が良くなってきたためバイポーラトランジスタを用いてギガヘルズ(以下、

2. 特許請求の範囲

(1) 半導体集積回路装置において、パッケージ内部に入力端子と出力端子との間のカップリングを防止する手段を有する事を特徴とする半導体集積回路装置。

(2) カップリング防止のための手段が半導体集積回路装置パッケージのキャップ下部に設けられたシールド板であることを特徴とする特許請求の範囲第(1)項記載の半導体集積回路装置。

(3) 半導体集積回路装置パッケージ本体にキャップのガイド溝を有することを特徴とする特許請求の範囲第(1)項記載の半導体集積回路装置。

3. 発明の詳細な説明

(1) 発明の属する技術分野

GHz)帯で使用できる広帯域増幅器が製造されている。GHz 帯でしかも高利得の広帯域モノリシック I/O の必要性は近年ますます大きくなっている。

この種の増幅器を I/O パッケージに実装した場合、I/O パッケージの外部のみのシールドでカップリングを防ごうとしても高周波、高利得のため I/O 内部のボンディングワイヤー等の部分のカップリングにより発振を起こす欠点がある。これは I/O 内部においてボンディングワイヤーからの電磁波のふく射によってボンディングワイヤー相互間で結合を起こすためと考えられる。

(3) 発明の目的

本発明は、I/O パッケージ内部に入出力端子間のカップリングを防ぐ手段を有することにより上記欠点を解決し安定した高利得広帯域増幅器の製造を可能にする I/O パッケージを提供するものである。

(4) 発明の構成

本発明による I/O パッケージは、キャップ下部

ブ本体にハーメチックシールドした時、シールド板 17 はそのシールド効果を有する。

第 4 図は I/O パッケージを上部から見たものである。点線で示した部分がシールド板 23 の位置である。また I/O チップ 26 中でリード 21 が入力端子、リード 25 が出力端子、リード 24 が GND 端子としてそれぞれ接続されている。したがって入出力間はシールド板 17 によりシールドされているため、入出力間の I/O 内部でのカップリングはなくなり、発振等の不安定動作は起こらなくなる。

第 5 図の例は、I/O チップを 4 つの領域に分割してシールドしたもので入力端子 32 からの信号は出力端子 27 から出力され、入力端子 31 から入力された信号は出力端子 28 から出力される、また 29 は第 4 図と同様に GND 端子である、同図でシールド板 30 を設けることにより、入力端子 32 → 出力端子 27、入力端子 31 → 出力端子 28 なる信号の流れに対しシールド効果を得、かつ各々の回路の入出力間のシールド効果を同時に

特開昭 59- 28363 (2)

に設けられたシールド板により、入出力端子間のカップリングを防止する手段を有することを特徴とする。

(5) 実施例

次に本発明の実施例について図面を参照して説明する。

第 3 図を参照すると、本発明の実施例は、従来の I/O パッケージのキャップ 16 の下部にシールド板 17 を設け、かつ組み立て精度を上げるためにパッケージ本体にガイド溝 12、20 を有する。この溝を有することにより、キャップ 16 を I/O パッケージ本体 11 にハーメチックシールドする時に、組み立て精度が上がり、組み立て時にシールド板 17 でボンディングワイヤーを破損することは防げる、I/O パッケージ本体の上部 19 はキャップのハーメチックシールドのための金属層があり、金属層 15 を介してリード線 18 に接続されている。第 4 図に示した I/O チップ上の GND 用ボンディングパッド 24 はステッチを介して GND リード線 18 に接続されている。したがってキャッ

得ている。


4. 図面の簡単な説明

第 1 図、第 2 図は従来の I/O のプリント板への実装方法の 1 例、第 3 図は、本発明による I/O パッケージの実施例、第 4 図は、本発明実施例による I/O パッケージを上から見た図、第 5 図は、本発明による I/O パッケージの他の実施例である。


なお図において、1 …… プリント板、2 …… 入力端子、3 …… I/O、4 …… GND 領域、5 …… 出力端子、6 …… プリント板、7 …… 入力端子、8 …… I/O、9 …… シールド板、10 …… 出力端子、11 …… I/O パッケージ本体、12 …… ガイド溝、13 …… ステッチ、14 …… リード線、15 …… I/O パッケージのキャップを GND リード線に接続する金属層、16 …… I/O パッケージのキャップ、17 …… シールド板、18 …… GND リード線、19 …… I/O パッケージのキャップを本体にハーメチックシールドするための金属層、20 …… ガイド溝、21 …… 入力端子、22 ……

IOパッケージ本体、23……シールド板の位置、
24……GNDステッチ、25……出力端子、
26……IOチップ、27……出力端子、28……
出力端子、29……GND端子、30……シールド板、
31……入力端子、32……入力端子、
である。


代理人 弁理士 内原 晋




第1図




第2図



第3図



第4図



第 5 図